Floorplan相关论文
Bounded Slice-line Grid (BSG). is an elegant representation of block placement, because it is very intuitionistic and ha......
为探究吕家坨井田地质构造格局,根据钻孔勘探资料,采用分形理论和趋势面分析方法,研究了井田7......
FIDER: A Force-Balance-Based Interconnect Delay Driven Re-Synthesis Algorithm for Data-Path Optimiza
为探究吕家坨井田地质构造格局,根据钻孔勘探资料,采用分形理论和趋势面分析方法,研究了井田7......
FIDER: A Force-Balance-Based Interconnect Delay Driven Re-Synthesis Algorithm for Data-Path Optimiza
As the feature size of integrated circuits is reduced to the deep sub-micron level or the nanometer level, the interconn......
在集成化软件工程支撑环境“青鸟”系统上，基于模拟退火实现了ＶＬＳＩ的布图规划算法，算法能够处理矩形和Ｌ型模块，使用面向对象方法开发软件，显......
在VLSI物理设计中，分层设计和连线优化都要求某些模块放置在布局的边界位置．谊文针对一般的具有不可二划分结构的布图规划问题，在SS编......
介绍了集成电路布局规划的重要性及其实现方法，提出了诸如外观比率调整的新新方法、电源及信号线设计和工艺兼容设计原则等观点，并逐......
在基于FPGA的电路设计流程中，对电路规整性的利用将层致系统性能和布图效率的提高。针对现有的FPGA设计软件对电路属性，尤其是规整性......
在40nIn工艺下完成了一款高性能DSP芯片中DDR3存储接口的物理设计，提出并实现了DDR3存储接口的布局规划、时钟树和时序收敛方法．在布......
在深亚微米设计中，连线延迟时间已经超过器件延迟时间，成为影响性能的瓶颈之一。在线网中插入缓冲器（buffer）是改善线延迟的一种有效方......
在深亚微米设计中，连线延迟时间已经超过器件延迟时间，成为影响性能的瓶颈之一。在线网中插入缓冲器（buffer）是改善线延迟的一种有效方......
针对集成电路SOC芯片对PIN脚资源的限制以及用于敏感信息防护的安全芯片的应用领域,需要使用片上LDO和片上滤波电容的方案来为内核......
针对SoC布局中的电压降问题，根据SoC布局特点以及芯片电压降物理模型，提出一种模块选择策略和目标函数共同约束算法．该算法在实现SoC......
Floorplanning is a critical phase in physical design of VLSI circuits. The stochastic optimization method is widely used......
Floorplan, clock network and power plan are crucial steps in deep sub-micron system-on-chip design. A novel di- agonal f......
